

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月 15日

出願番号

Application Number:

特願2001-038348

出願人

Applicant(s):


ソニー株式会社

PRIORITY DOCUMENT
CERTIFIED COPY OF
CERTIFIED COPY OF
PRIORITY DOCUMENT

2001年12月21日

特許庁長官
Commissioner,
Japan Patent Office

及川耕造



【書類名】 特許願
【整理番号】 0000838703
【提出日】 平成13年 2月15日
【あて先】 特許庁長官殿
【国際特許分類】 H03M 7/40
【発明者】
【住所又は居所】 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会社内
【氏名】 堀込 ひとみ
【特許出願人】
【識別番号】 000002185
【氏名又は名称】 ソニー株式会社
【代理人】
【識別番号】 100094053
【弁理士】
【氏名又は名称】 佐藤 隆久
【手数料の表示】
【予納台帳番号】 014890
【納付金額】 21,000円
【提出物件の目録】
【物件名】 明細書 1
【物件名】 図面 1
【物件名】 要約書 1
【包括委任状番号】 9707389
【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 データ符号化装置とその方法およびカメラシステム

【特許請求の範囲】

【請求項1】 所定のデータ数のデータブロックごとにデータを符号化するデータ符号化装置であって、

順次入力される上記データブロックのデータを、入力された順序に対応する所定の出力順序で出力するデータ列並べ替え手段と、

上記データ列並べ替え手段の入力データから、基準データと一致しない入力データで、かつ上記出力順序が最も後の入力データをブロック終了データとして検出するブロック終了データ検出手段と、

上記データ列並べ替え手段の出力データが上記ブロック終了データであるか否かを判定するブロック終了判定手段と、

上記データ列並べ替え手段の出力データに応じた符号を順次生成し、当該出力データが上記ブロック終了判定手段において上記ブロック終了データであることが判定された場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データを含むデータブロックの符号化を終了する符号化手段とを有するデータ符号化装置。

【請求項2】 上記符号化手段は、上記データ列並べ替え手段から連続して出力される上記基準データの数を計数し、連続した基準データの上記計数値と当該連続した基準データに続いて出力される基準データでないデータの値とに応じた符号を生成し、上記計数値が所定の値に達した場合、第2の符号を生成し、当該計数値から上記所定の値を減算する、

請求項1に記載のデータ符号化装置。

【請求項3】 上記データ列並べ替え手段は、

データ書き込み要求を受けて、指定されたアドレスに上記入力データを記憶し、データ読み出し要求を受けて、指定されたアドレスに記憶されたデータを読み出す記憶手段と、

上記データ書き込み要求を上記記憶手段に出力し、上記入力データの入力順序に応じた所定の書き込みアドレスを各入力データに対応して生成し、上記入力デ

ータを上記記憶手段の対応する書き込みアドレスに記憶させる書き込み手段と、

上記データ読み出し要求を上記記憶手段に出力し、所定の読み出しアドレスを順次生成し、上記記憶手段の当該読み出しアドレスに記憶されたデータを順次読み出す読み出し手段とを含み、

上記ブロック終了データ検出手段は、上記基準データと一致しない上記入力データの上記書き込みアドレスのうち、上記読み出し手段において最も後に読み出されるアドレスをブロック終了アドレスとして検出し、

上記ブロック終了判定手段は、上記読み出しアドレスと上記ブロック終了アドレスとが一致する場合、当該読み出しアドレスに対応する出力データが上記ブロック終了データであることを判定する、

請求項1に記載のデータ符号化装置。

【請求項4】 上記読み出し手段は、順次増大または減少するアドレスを生成し、

上記ブロック終了データ検出手段は、上記基準データと一致しない上記入力データの上記書き込みアドレスのうち、最大または最小のアドレスをブロック終了アドレスとして検出する、

請求項3に記載のデータ符号化装置。

【請求項5】 上記ブロック終了データ検出手段は、

上記ブロックデータの入力開始時点において初期アドレスを保持し、アドレス保持要求を受けて、上記書き込みアドレスを上記ブロック終了アドレスとして保持するアドレス保持手段と、

上記データ列並べ替え手段の入力データと上記基準データとの不一致を検出する基準データ検出手段と、

上記書き込み手段において生成された書き込みアドレスと、上記アドレス保持手段に保持されたアドレスとの大小関係を比較するアドレス比較手段と、

上記基準データ検出手段において上記入力データと上記基準データとの不一致が検出された場合、上記アドレス比較手段における比較結果に応じて、当該入力データに対応する書き込みアドレスの保持を上記アドレス保持手段に要求するアドレス保持要求手段とを含む、

請求項4に記載のデータ符号化装置。

【請求項6】 所定のデータ数のデータブロックごとにデータを符号化するデータ符号化方法であって、

順次入力される上記データブロックのデータから、基準データと一致しないデータで、かつ当該入力データの入力順序に対応する所定の出力順序が最も後のデータをブロック終了データとして検出するブロック終了データ検出ステップと、

上記入力データを上記出力順序で出力し、上記出力データが上記ブロック終了データでない場合、当該出力データに応じた符号を順次生成し、上記出力データが上記ブロック終了データである場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データを含むデータブロックの符号化を終了する符号化ステップと、

を有するデータ符号化方法。

【請求項7】 上記符号化ステップは、連続して出力される上記基準データの数を計数し、連続した基準データの上記計数値と当該連続した基準データに続いて出力される基準データでないデータの値とに応じた符号を生成し、上記計数値が所定の値に達した場合、第2の符号を生成し、当該計数値から上記所定の値を減算する、

請求項6に記載のデータ符号化方法。

【請求項8】 上記ブロック終了データ検出ステップは、

上記入力データの入力順序に応じた所定の書き込みアドレスを各入力データに対応して生成するステップと、

上記基準データと一致しない上記入力データの上記書き込みアドレスのうち、上記出力順序において最も後に読み出されるアドレスをブロック終了アドレスとして検出するステップと、

上記入力データを、記憶手段の対応する書き込みアドレスに記憶させるステップとを含み、

上記符号化ステップは、

所定の読み出しアドレスを順次生成するステップと、

上記記憶手段の当該読み出しアドレスに記憶されたデータを順次読み出すステ

ップと、

上記読み出しアドレスと上記ブロック終了アドレスとが一致しない場合、当該出力データに応じた符号を順次生成し、一致する場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データを含むデータブロックの符号化を終了するステップとを含む、

請求項6に記載のデータ符号化方法。

【請求項9】 上記ブロック終了アドレスを検出するステップは、上記基準データと一致しない上記入力データの上記書き込みアドレスのうち、最大または最小のアドレスをブロック終了アドレスとして検出し、

上記読み出しアドレスを生成するステップは、順次増大または減少するアドレスを生成する、

請求項8に記載のデータ符号化方法。

【請求項10】 上記ブロック終了アドレスを検出するステップは、上記ブロックデータの入力開始時点において初期アドレスを保持するステップと、

上記入力データと上記基準データとの不一致を検出するステップと、上記生成された書き込みアドレスと、上記保持されたアドレスとの大小関係を比較するステップと、

上記不一致を検出するステップにおいて上記入力データと上記基準データとの不一致が検出された場合、上記大小関係を比較するステップにおける比較結果に応じて、当該入力データに対応する書き込みアドレスを上記保持されたアドレスに置き換えて保持するステップとを反復する、

請求項9に記載のデータ符号化方法。

【請求項11】 生成した画像データを、所定のデータ数のデータブロックごとに圧縮符号化するカメラシステムであって、

所望の画像を撮影し画像データを生成する撮影手段と、上記生成された画像データを、上記データブロックごとに所定の直交変換に基づいて変換する変換手段と、

上記直交変換されたデータブロックごとの画像データを順次入力し、当該入力

画像データを入力された順序に対応する所定の出力順序で出力するデータ列並べ替え手段と、

上記データ列並べ替え手段の入力画像データから、基準データと一致しない入力画像データで、かつ上記出力順序が最も後の入力画像データをブロック終了データとして検出するブロック終了データ検出手段と、

上記データ列並べ替え手段の出力画像データが上記ブロック終了データであるか否かを判定するブロック終了判定手段と、

上記データ列並べ替え手段の出力画像データに応じた符号を順次生成し、当該出力画像データが上記ブロック終了判定手段において上記ブロック終了データであることが判定された場合、当該出力画像データに応じた符号の生成に続いて第1の符号を生成し、当該出力画像データを含むデータブロックの符号化を終了する符号化手段と、

上記符号化手段において符号化された画像データに対して所定の処理を行う処理手段と

を有するカメラシステム。

【請求項12】 上記処理手段は、上記符号化された画像データに対して、記録、再生表示、伝送の少なくとも何れかの処理を行う、

請求項11に記載のカメラシステム。

【請求項13】 上記符号化手段は、上記データ列並べ替え手段から連続して出力される上記基準データの数を計数し、連続した基準データの上記計数値と当該連続した基準データに続いて出力される基準データでない画像データの値とに応じた符号を生成し、上記計数値が所定の値に達した場合、第2の符号を生成し、当該計数値から上記所定の値を減算する、

請求項11に記載のカメラシステム。

【請求項14】 上記データ列並べ替え手段は、

データ書き込み要求を受けて、指定されたアドレスに上記入力画像データを記憶し、データ読み出し要求を受けて、指定されたアドレスに記憶された画像データを読み出す記憶手段と、

上記データ書き込み要求を上記記憶手段に出力し、上記入力画像データの入力

順序に応じた所定の書き込みアドレスを各入力画像データに対応して生成し、上記入力画像データを上記記憶手段の対応する書き込みアドレスに記憶させる書き込み手段と、

上記データ読み出し要求を上記記憶手段に出力し、所定の読み出しアドレスを順次生成し、上記記憶手段の当該読み出しアドレスに記憶された画像データを順次読み出す読み出し手段とを含み、

上記ブロック終了データ検出手段は、上記基準データと一致しない上記入力画像データの上記書き込みアドレスのうち、上記読み出し手段において最も後に読み出されるアドレスをブロック終了アドレスとして検出し、

上記ブロック終了判定手段は、上記読み出しアドレスと上記ブロック終了アドレスとが一致する場合、当該読み出しアドレスに対応する出力画像データが上記ブロック終了データであることを判定する、

請求項11に記載のカメラシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、所定のデータ数のデータブロックごとにデータを符号化するデータ符号化装置とその方法、および生成した画像データを所定のデータ数のデータブロックごとに圧縮符号化するカメラシステムに関し、例えば、8×8画素のブロックごとに画像データをJPEG符号化するデータ符号化装置とその方法、およびカメラシステムに関するものである。

【0002】

【従来の技術】

自然画像は隣接する画素値が相関性を有している場合が多く、ある微小な領域内で見た場合における画素値の空間的な変動（空間周波数）が小さくなり、直交変換によって画像データを空間周波数領域のデータに変換した場合、低周波側にデータが偏る傾向がある。このため、空間周波数領域のデータを符号化する場合、高周波側のデータに割り当てる符号長を低周波側のデータに比べて短くすることにより、データ全体の平均符号長を短くすることができ、情報量を圧縮すること

とができる。

【0003】

例えば、静止画データを圧縮符号化する国際標準化方式である J P E G (Joint Photographic Experts Groupによるカラー静止画像符号化方式) の D C T 利用型符号化方式においては、入力の画像データが 8×8 画素ごとのブロックに分割され、この各ブロックに対して直交変換の 1 つである D C T (Discrete Cosine Transform : 離散コサイン変換) が実行される。これにより、1 ブロックの 64 個の画像データは 64 個の D C T 係数に変換される。この D C T 係数は、各係数ごとに定められた量子化ステップで量子化された後、1 個の D C 成分とそれ以外の 63 個の A C 成分とがそれぞれ異なる方法でハフマン符号に符号化される。

【0004】

D C T 係数が D C 成分の場合は、連続したブロック間の差分のデータがハフマン符号化される。これは、自然画像において隣接するブロック間の D C 成分が相関性を有している場合が多く、差分値の分散が小さくなるためである。

【0005】

また D C T 係数が A C 成分の場合は、空間周波数の大きさに応じた順序に並び替えられた D C T 係数のデータ列が、非ゼロの係数の値とその前に連続するゼロ係数の個数との組み合わせに応じてハフマン符号に符号化される。これは、量子化後の D C T 変換係数が高周波側でゼロになり易い性質を利用して圧縮効率を高めるためである。

【0006】

ただし、A C 成分の符号化処理には 2 つの特別な場合があり、その 1 つは上述のデータ列においてゼロ係数の A C 成分が 16 個以上連続する場合である。この場合には、16 個の連続するゼロ係数に対して Z R L (Zero Run Length) と呼ばれる 1 つの符号が生成される。またもう 1 つはデータ列の最後の A C 成分がゼロ係数の場合であり、この場合にはデータ列の最後まで連続したゼロ係数に対して、その個数に係わらず E O B (End Of Block) と呼ばれる符号が 1 つだけ生成される。

いずれの場合にも、複数のゼロ係数に対して一括して 1 つの符号が与えられる

ので、これにより圧縮効率が高められる。

【0007】

【発明が解決しようとする課題】

ここで、従来のJPEG符号化装置について図面を参照しながら具体的に説明する。

図10は、従来のJPEG符号化装置を説明するための概略的な構成図である。図10に示すJPEG符号化装置は、DCT・量子化部1、DCTバッファ制御部2、DCTバッファ3、およびハフマン符号化部4を有する。

【0008】

DCT・量子化部1は、8×8画素ブロックごとに入力される画像データD_INをDCTによって変換し、この結果として得られる64個のDCT係数を各係数ごとに定められた量子化ステップによって量子化する。そして、イネーブル信号DCT_ENをアクティブ状態に変化させて8×8画素ブロックの先頭データの出力を通知した後に、64個の量子化DCT係数DCT_Kを順次DCTバッファ制御部2に出力する。

【0009】

DCTバッファ制御部2は、DCT・量子化部1のイネーブル信号DCT_E_Nがアクティブ状態に変化した場合、イネーブル信号W_ENによってDCTバッファ3を書き込み可能状態に設定し、DCT・量子化部1のDCT係数DCT_Kに対応したジグザグスキヤン順の書き込みアドレスW_ADDを順次生成して、この生成したアドレスにDCT係数DCT_Kを順次書き込む。

また、ハフマン符号化部4のイネーブル信号HUFF_ENがアクティブ状態に変化した場合、イネーブル信号R_ENによってDCTバッファ3を読み出し可能状態に設定し、読み出しアドレスR_ADDを順次生成してDCTバッファ3からDCT係数R_DATAを読み出し、これをハフマン符号化部4に順次出力する。

【0010】

このDCTバッファ制御部2について、図11を参照しながら更に詳しく説明する。

図11は、このDCTバッファ制御部2を説明するための概略的な構成図である。図11に示すDCTバッファ制御部2は、ラッチ回路21、ジグザグアドレス生成部22、およびリードアドレス生成部23を有する。

【0011】

ラッチ回路21は、図示しないクロック信号に同期してDCT・量子化部1からのDCT係数DCT_Kを保持し、これを書き込みデータW_DATAとしてDCTバッファ2に出力する回路であり、これによりデータW_DATAと書き込みアドレスW_ADDとが同期してDCTバッファ2に供給される。

【0012】

ジグザグアドレス生成部22は、DCT・量子化部1のイネーブル信号DCT_ENの状態を監視しており、このアクティブ状態の検出に同期して書き込みイネーブル信号W_ENをアクティブ状態に変化させ、DCTバッファ3を書き込み可能状態に設定する。更に、DCT・量子化部1から順次入力されるDCT係数DCT_Kに対応したジグザグスキャン順の書き込みアドレスW_ADDを順次生成し、この生成したアドレスに対してDCT係数W_DATAを順次書き込む。64個のDCT係数がDCTバッファ3に書き込まれた後は、イネーブル信号W_ENを非アクティブ状態に戻し、再びイネーブル信号DCT_ENの監視状態に戻る。

【0013】

リードアドレス生成部23は、ハフマン符号化部4のイネーブル信号HUFF_ENの状態を監視しており、このアクティブ状態の検出に同期して読み出しイネーブル信号R_ENをアクティブ状態に変化させ、DCTバッファ3を読み出し可能状態に設定する。更に、読み出しアドレスR_ADDを順次生成してDCTバッファ3からDCT係数を読み出し、この読み出したDCT係数R_DATAをハフマン符号化部4に順次出力する。

【0014】

図12は、DCT・量子化部1において生成されるDCT係数の生成順序と、ジグザグスキャンの順番に従ってDCTバッファ2に書き込まれたDCT係数の読み出し順序の例を示す図である。

図12aにおいて、 8×8 の2次元で表現されたデータブロックの各DCT係数に対応する数字はそれぞれ各DCT係数が生成される順番を示しており、これらのDCT係数の空間周波数は、左から右、上段から下段へ行くほど高くなる。また、この図において点線で示した矢印はジグザグスキャンの順番を示しており、この順番に応じてDCTバッファ2からデータが読み出されるように、ジグザグスキャンアドレス生成部22において書き込みアドレスW_ADDが生成される。

この図から分かるように、ジグザグスキャンの順番は、水平ライン方向および垂直ライン方向の空間周波数がこの順番に応じて均等に高くなるように設定されている。

【0015】

また図12bにおいて各DCT係数の数字は、図12aにおける数字と対応しており、点線で示した矢印は、DCTバッファ2に書き込まれたDCT係数が読み出される順序を示している。DCT係数は、図に示す2次元で表現されたデータブロックの左から右、上段から下段の順番でDCTバッファ2から順次読み出される。また、このデータブロックはDCTバッファ2のアドレス空間を示しており、例えば左から右、上段から下段へ行くほどにアドレス値が大きくなる。したがって、リードアドレス生成部23においてはジグザグスキャンアドレス生成部22のように複雑なアドレスを生成する必要はなく、例えば1番目から64番目のDCT係数まで所定のステップで単純に増加するアドレスが生成される。

以上が図10のDCTバッファ制御部2の説明である。

【0016】

図10のDCTバッファ3は、DCTバッファ制御部2からのイネーブル信号W_ENによって書き込み可能状態に設定された場合、DCT・量子化部1において順次生成されるDCT係数W_DATAを、書き込みアドレスW_ADDで指定される記憶領域に記憶する。

またDCTバッファ制御部2からのイネーブル信号R_ENによって読み出し可能状態に設定された場合、読み出しアドレスR_ADDで指定される記憶領域からDCT係数R_DATAを読み出して、これをハフマン符号化部4に出力す

る。

【0017】

ハフマン符号化部4は、符号化を行う場合イネーブル信号H A F F _ E Nをアクティブ状態に設定し、D C Tバッファ制御部2によってD C Tバッファ3から順次読み出されるD C T係数をハフマン符号化し、ハフマン符号H _ C O D Eを出力する。また、E O B検出部5からブロックの符号化終了を指示する信号S _ E O Bが入力された場合には符号E O Bを出力する。

【0018】

このハフマン符号化部4について、図13を参照しながら更に詳しく説明する

図13は、このハフマン符号化部4を説明するための概略的な構成図である。図13に示すハフマン符号化部4は、ゼロデータ・カウンタ41、ハフマン符号テーブルアドレス生成部42、ハフマン符号テーブル43、Z R L判定部44、およびデータコントロール部45を有する。

【0019】

ゼロデータ・カウンタ41は、D C Tバッファ3から読み出されたD C T係数R _ D A T Aのデータ列において、A C成分のゼロ係数が連続する個数を計数するカウンタである。1ブロックの符号化が開始される時点においてこの計数値をゼロに初期化し、D C T係数R _ D A T AにA C成分のゼロ係数が入力されたたびに計数値を1ずつインクリメントする。そして、D C T係数R _ D A T Aに非ゼロの係数が入力された場合にこの非ゼロの係数D A T Aと計数値Z _ C Tとをハフマン符号テーブルアドレス生成部42およびZ R L判定部44に出力し、その後計数値をゼロに初期化する。また、符号Z R Lの生成を通知する信号S _ Z R Lが入力された場合は、このゼロ係数の計数値から値”16”を減算する。

【0020】

ハフマン符号テーブルアドレス生成部42は、ゼロデータ・カウンタ41から出力される非ゼロ係数D A T Aと計数値Z _ C Tとの組み合わせに応じたハフマン符号テーブル43のアドレスT B L _ A D Dを生成し、これをハフマン符号テーブル43に出力する。

また、符号ZRLの生成を指示する信号S_ZRLが入力された場合は符号ZRLに対応するアドレスTBL_ADDを、ブロックの符号化終了を指示する信号S_EOBが入力された場合には符号EOBに対応するハフマン符号テーブル43のアドレスTBL_ADDをそれぞれ生成する。

【0021】

ハフマン符号テーブル43は、テーブルアドレスTBL_ADDに対応するハフマン符号を所定のデータテーブルから抽出して出力する。

【0022】

ZRL判定部44は、ゼロ係数の計数値が値”16”以上で、かつ非ゼロの係数が入力された場合に符号ZRLの生成を指示する信号S_ZRLを生成し、これをゼロデータ・カウンタ41、ハフマン符号テーブルアドレス生成部42およびデータコントロール部45に出力する。

【0023】

データコントロール部45は、起動信号STAを受けてイネーブル信号HAF_F_ENをアクティブ状態に設定し、DCTバッファ3からのDCT係数の読み込みを開始させる。

また、ZRL判定部44から符号ZRLの生成を指示する信号S_ZRLが入力された場合にはイネーブル信号HAFF_ENを一時的に非アクティブ状態に設定してDCTバッファ3からのDCT係数の読み込みを停止させ、符号ZRLの生成後に再びイネーブル信号HAFF_ENをアクティブ状態にもどして符号化を再開させる。

1ブロック分のDCT係数の読み込みが終了した場合、またはブロックの符号化終了を指示する信号S_EOBが入力された場合にはイネーブル信号HAFF_ENを非アクティブ状態に戻し、ハフマン符号化を終了させる。

以上が図10のハフマン符号化部4の説明である。

【0024】

図10のEOB判定部5は、DCTバッファ3から読み出されるDCT係数R_DATAとそのアドレスR_ADDに基づいて、1ブロックの最後に読み出されるDCT係数の値がゼロであるか否かを検出する。この値がゼロの場合にはブ

ロックの符号化終了を指示する信号S_EOBを生成して、これをハフマン符号化部4に出力する。

【0025】

次に、上述した構成を有する図10のJPEG符号化装置の動作について説明する。

【0026】

図14は、図10に示すJPEG符号化装置におけるDCT係数のジグザグスキャン順への並べ替え動作を説明するためのタイミング図である。このうち、図14a～図14fはDCT係数がDCTバッファ3に書き込まれる動作を示すタイミング図を示し、残りの図14g～図14kはDCTバッファ3からDCT係数が読み出される動作を示すタイミング図を示す。

【0027】

クロック信号（図14a）に同期して、DCT・量子化部1のイネーブル信号DCT_EN（図14b）がアクティブ状態に設定されると、このアクティブ状態を検出したジグザグアドレス生成部22において書き込みイネーブル信号W_EN（図14d）がアクティブ状態に設定されるとともに、ジグザグシーケンスの順番に従って書き込みアドレスW_ADD（図14e）が生成される。また、DCT・量子化部1のDCT係数DCT_K（図14c）がラッチ回路21においてラッチされたDCT係数W_DATA（図14f）と、ジグザグアドレス生成部22において生成された書き込みアドレスW_ADDの出力とがクロック信号に同期してDCTバッファ3に出力される。書き込みイネーブル信号W_ENは、64個のDCT係数がDCTバッファ3に書き込まれた後に再び非アクティブ状態へ戻される。

【0028】

クロック信号（図14g）に同期して、ハフマン符号化部4のイネーブル信号HUFF_EN（図14h）がアクティブ状態に設定されると、このアクティブ状態を検出したリードアドレス生成部23においてイネーブル信号R_EN（図14i）がアクティブ状態に設定されるとともに、読み出しアドレスR_ADD（図14j）が順次生成される。これにより、DCTバッファ3に記憶されてい

たDCT係数R_DATA (図14k) が順次読み出されてハフマン符号化部4に入力される。読み出しイネーブル信号R_ENは、64個のDCT係数がDCTバッファ3から読み出された後に再び非アクティブ状態へ戻される。

【0029】

図15は、DCTバッファ3から読み出されてハフマン符号化部4に入力される8×8画素ブロックのDCT係数の例を示す図であり、図16は、この図15に示すDCT係数が入力された場合におけるハフマン符号化部4の動作を説明するためのタイミング図である。このタイミング図における時刻T1～時刻T8の動作について説明する。

【0030】

時刻T1：

クロック信号（図16a）に同期して読み出しイネーブル信号R_EN（図16b）がアクティブ状態に変化し、ハフマン符号化部4にDCT係数R_DATA（図16c）が入力される。ブロックの最初に入力されるこのDCT係数R_DATAはDC成分であり、以降に入力されるAC成分とは処理が異なる。DC成分に対しては、前回入力された8×8画素ブロックのDC成分との差分値に基づいてDC成分用のハフマン符号テーブルのアドレスTBL_ADDが生成され、これに応じたハフマン符号H_CODEがハフマン符号テーブル43から出力される。

【0031】

時刻T2：

DCT係数R_DATAとして非ゼロのデータ（値”2”）が入力される。この値”2”と、値”2”の前に連續して入力されたゼロ係数の計数値Z_CNT（図16d）の値”1”との組み合わせに応じたアドレスTBL_ADD（図16g）がハフマン符号テーブルアドレス生成部42において生成され、これに応じたハフマン符号H_CODEがハフマン符号テーブル43から出力される。

【0032】

時刻T3：

DCT係数R_DATAとして非ゼロのデータ（値”1”）が入力される。こ

の値”1”と、この値”1”の前に連続して入力されたゼロ係数の計数値Z_C Tの値”0”との組み合わせに応じたアドレスTBL_ADDが生成され、これに応じたハフマン符号H_CODEが出力される。

【0033】

時刻T4：

連続して入力されたゼロ係数の計数値Z_C Tが値”16”に達するが、この段階では符号ZRLと符号EOBの何れの符号を生成すべきか判断できないので、符号化は行われない。すなわち、このまま最後のDCT係数までゼロとなって1つの符号EOBが生成される場合と、最後のDCT係数の手前にある非ゼロのDCT係数によって1つ以上の符号ZRLが生成される場合の2通りがあり、時刻T4においてはこの何れの場合になるかを判断できないため、アドレスTBL_ADDが生成されない。

【0034】

時刻T5：

DCT係数R_DATAとして非ゼロのデータ（値”1”）が入力される。またこの時、連続して入力されたゼロ係数の計数値Z_C Tが16以上の値”39”であるため、ZRL判定部44において符号ZRLの生成を指示する信号S_ZRL（図16e）が生成される。これにより、符号ZRLに対応するアドレスTBL_ADDがハフマン符号テーブル43に入力されて符号ZRLが出力されるとともに、ゼロ係数の計数値Z_C Tから値”16”が減算される。さらに、イネーブル信号HAFF_ENが非アクティブ状態に設定されて、DCTバッファ3からのDCT係数の読み込みが一時的に停止状態にされる。

【0035】

時刻T6：

DCT係数の読み込みが停止状態であるためDCT係数R_DATAは時刻T5と同じ非ゼロのデータ（値”1”）のままであり、また、ゼロ係数の計数値Z_C Tは値”23”であるため、符号ZRLの生成を指示する信号S_ZRLが続けて生成される。これにより、符号ZRLに対応するアドレスTBL_ADDがハフマン符号テーブル43に入力されて符号ZRLが出力されるとともに、ゼ

口係数の計数値Z_C Tから値"16"が更に減算される。また、イネーブル信号H A F F_E Nは非アクティブ状態のままであるため、D C Tバッファ3からのD C T係数の読み込みが続けて停止状態にされる。

【0036】

時刻T7:

D C T係数の読み込みが停止状態であるためD C T係数R_D A T Aは時刻T6と同じ非ゼロのデータ(値"1")であるが、ゼロ係数の計数値Z_C Tは値"7"となり値"16"より小さくなるので、符号Z R Lは生成されない。この代わりに、D C T係数R_D A T Aの値"1"とゼロ係数の計数値Z_C Tの値"7"との組み合わせに応じたアドレスT B L_A D Dが生成され、これに応じたハフマン符号H_C O D Eが生成される。

【0037】

時刻T8:

最後のD C T係数の値がゼロになるため、ブロックの符号化終了を指示する信号S_E O BがE O B判定部5から出力される。これを受けたハフマン符号テーブルアドレス生成部4_2において符号E O Bに対応するアドレスT B L_A D Dが生成され、ハフマン符号テーブル部4_3に入力される。また、データコントロール部4_5においてイネーブル信号H A F F_E Nが非アクティブ状態に戻され、これに応じてリードアドレス生成部2_3においてイネーブル信号R_E Nが非アクティブ状態に戻されるため、D C Tバッファ3からのデータの読み出しは終了される。

【0038】

このように従来のJ P E G符号化装置においては、たとえA C成分がすべてゼロであったとしても、ジグザグスキヤンの最終データの値がゼロであることが確認されるまでは符号Z R Lの可能性も残るため、符号E O Bを生成できない。すなわち、結果として符号E O Bしか生成されない場合であっても1ブロック分の64個のD C T係数が全て確認される必要があるため、符号化に係る処理時間を短縮できない問題がある。

【0039】

また、DCT係数が16個以上連續してゼロになる場合、符号ZRLまたは符号EOPの何れかの符号が生成されることになるが、非ゼロのDCT係数が入力されるか、あるいは最後までゼロが連續するまでは何れの符号を生成すべきか判断できないため符号ZRLは生成されない。このため、非ゼロのDCT係数が入力された場合には、一旦DCTバッファ3からのDCT係数の入力を停止させて符号ZRLを生成させる必要がある。すなわち、符号ZRLが生成されるたびにDCT係数の読み出しに遅延時間が発生してしまう問題がある。

【0040】

本発明はかかる事情に鑑みてなされたものであり、その目的は、従来に比べて符号化処理を高速化できるデータ符号化装置とその方法を提供することにある。

また、本発明の他の目的は、生成した画像データを従来に比べて高速に圧縮符号化できるカメラシステムを提供することにある。

【0041】

【課題を解決するための手段】

上記の目的を達成するため、本発明のデータ符号化装置は、所定のデータ数のデータブロックごとにデータを符号化するデータ符号化装置であって、順次入力される上記データブロックのデータを、入力された順序に対応する所定の出力順序で出力するデータ列並べ替え手段と、上記データ列並べ替え手段の入力データから、基準データと一致しない入力データで、かつ上記出力順序が最も後の入力データをブロック終了データとして検出するブロック終了データ検出手段と、上記データ列並べ替え手段の出力データが上記ブロック終了データであるか否かを判定するブロック終了判定手段と、上記データ列並べ替え手段の出力データに応じた符号を順次生成し、当該出力データが上記ブロック終了判定手段において上記ブロック終了データであることが判定された場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データを含むデータブロックの符号化を終了する符号化手段とを有する。

【0042】

また、上記符号化手段は、上記データ列並べ替え手段から連續して出力される上記ゼロデータの数を計数し、連續したゼロデータの上記計数値と当該連續した

ゼロデータに続いて出力されるゼロデータでないデータの値とに応じた符号を生成し、上記計数値が所定の値に達した場合、第2の符号を生成し、当該計数値から上記所定の値を減算する。

【0043】

好適には、上記データ列並べ替え手段は、データ書き込み要求を受けて、指定されたアドレスに上記入力データを記憶し、データ読み出し要求を受けて、指定されたアドレスに記憶されたデータを読み出す記憶手段と、上記データ書き込み要求を上記記憶手段に出力し、上記入力データの入力順序に応じた所定の書き込みアドレスを各入力データに対応して生成し、上記入力データを上記記憶手段の対応する書き込みアドレスに記憶させる書き込み手段と、上記データ読み出し要求を上記記憶手段に出力し、所定の読み出しアドレスを順次生成し、上記記憶手段の当該読み出しアドレスに記憶されたデータを順次読み出す読み出し手段とを含み、上記ブロック終了データ検出手段は、上記ゼロデータと一致しない上記入力データの上記書き込みアドレスのうち、上記読み出し手段において最も後に読み出されるアドレスをブロック終了アドレスとして検出し、上記ブロック終了判定手段は、上記読み出しアドレスと上記ブロック終了アドレスとが一致する場合、当該読み出しアドレスに対応する出力データが上記ブロック終了データであることを判定する。

【0044】

本発明のデータ符号化装置によれば、データ並べ替え手段において、順次入力される上記データブロックのデータが、入力された順序に対応する所定の出力順序で出力される。上記ブロック終了データ検出手段においては、上記データ列並べ替え手段の入力データから、基準データと一致しない入力データで、かつ上記出力順序が最も後の入力データが上記ブロック終了データとして検出される。上記ブロック終了判定手段においては、上記データ列並べ替え手段の出力データが上記ブロック終了データであるか否かが判定される。上記符号化手段においては、上記データ列並べ替え手段の出力データに応じた符号が順次生成され、当該出力データが上記ブロック終了判定手段において上記ブロック終了データであることが判定された場合、当該出力データに応じた符号の生成に続いて第1の符号が

生成され、当該出力データを含むデータブロックの符号化が終了される。

【0045】

また、上記符号化手段において、上記データ列並べ替え手段から連続して出力される上記ゼロデータの数が計数され、連続したゼロデータの上記計数値と当該連続したゼロデータに続いて出力されるゼロデータでないデータの値とに応じた符号が生成される。この計数値が所定の値に達した場合、第2の符号が生成され、当該計数値から上記所定の値が減算される。

【0046】

好適には、上記データ列並べ替え手段の書き込み手段において、上記データ書き込み要求が上記記憶手段に出力され、上記入力データの入力順序に応じた所定の書き込みアドレスが各入力データに対応して生成され、上記入力データが上記記憶手段の対応する書き込みアドレスに記憶される。上記読み出し手段においては、上記データ読み出し要求が上記記憶手段に出力され、所定の読み出しアドレスが順次生成され、上記記憶手段の当該読み出しアドレスに記憶されたデータが順次読み出される。上記ブロック終了データ検出手段においては、上記ゼロデータと一致しない上記入力データの上記書き込みアドレスのうち、上記読み出し手段において最も後に読み出されるアドレスが上記ブロック終了アドレスとして検出される。上記ブロック終了判定手段においては、上記読み出しアドレスと上記ブロック終了アドレスとが一致する場合、当該読み出しアドレスに対応する出力データが上記ブロック終了データであることが判定される。

【0047】

本発明のデータ符号化方法は、所定のデータ数のデータブロックごとにデータを符号化するデータ符号化方法であって、順次入力される上記データブロックのデータから、基準データと一致しないデータで、かつ当該入力データの入力順序に対応する所定の出力順序が最も後のデータをブロック終了データとして検出するブロック終了データ検出ステップと、上記入力データを上記出力順序で出力し、上記出力データが上記ブロック終了データでない場合、当該出力データに応じた符号を順次生成し、上記出力データが上記ブロック終了データである場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データ

を含むデータブロックの符号化を終了する符号化ステップとを有する。

【0048】

また、上記符号化ステップは、連続して出力される上記ゼロデータの数を計数し、連続したゼロデータの上記計数値と当該連続したゼロデータに続いて出力されるゼロデータでないデータの値とに応じた符号を生成し、上記計数値が所定の値に達した場合、第2の符号を生成し、当該計数値から上記所定の値を減算する

【0049】

好適には、上記ブロック終了データ検出ステップは、上記入力データの入力順序に応じた所定の書き込みアドレスを各入力データに対応して生成するステップと、上記ゼロデータと一致しない上記入力データの上記書き込みアドレスのうち、上記出力順序において最も後に読み出されるアドレスをブロック終了アドレスとして検出するステップと、上記入力データを、記憶手段の対応する書き込みアドレスに記憶させるステップとを含み、上記符号化ステップは、所定の読み出しアドレスを順次生成するステップと、上記記憶手段の当該読み出しアドレスに記憶されたデータを順次読み出すステップと、上記読み出しアドレスと上記ブロック終了アドレスとが一致しない場合、当該出力データに応じた符号を順次生成し、一致する場合、当該出力データに応じた符号の生成に続いて第1の符号を生成し、当該出力データを含むデータブロックの符号化を終了するステップとを含む

【0050】

本発明のデータ符号化方法によれば、上記ブロック終了データ検出ステップにおいて、順次入力される上記データブロックのデータから、基準データと一致しないデータで、かつ当該入力データの入力順序に対応する所定の出力順序が最も後のデータがブロック終了データとして検出される。上記符号化ステップにおいては、上記入力データが上記出力順序で出力され、上記出力データが上記ブロック終了データでない場合、当該出力データに応じた符号が順次生成され、上記出力データが上記ブロック終了データである場合、当該出力データに応じた符号の生成に続いて第1の符号が生成され、当該出力データを含むデータブロックの符

号化が終了される。

【0051】

また、上記符号化ステップにおいては、連続して出力される上記ゼロデータの数が計数され、連続したゼロデータの上記計数値と当該連続したゼロデータに続いて出力されるゼロデータでないデータの値とに応じた符号が生成され、上記計数値が所定の値に達した場合、第2の符号が生成され、当該計数値から上記所定の値が減算される。

【0052】

好適には、上記ブロック終了データ検出ステップにおいて、上記入力データの入力順序に応じた所定の書き込みアドレスが各入力データに対応して生成される。また、上記ゼロデータと一致しない上記入力データの上記書き込みアドレスのうち、上記出力順序において最も後に読み出されるアドレスがブロック終了アドレスとして検出される。また上記入力データは、記憶手段の対応する書き込みアドレスに記憶される。

上記符号化ステップにおいては、所定の読み出しアドレスが順次生成され、上記記憶手段の当該読み出しアドレスに記憶されたデータが順次読み出される。上記読み出しアドレスと上記ブロック終了アドレスとが一致しない場合、当該出力データに応じた符号が順次生成され、一致する場合、当該出力データに応じた符号の生成に続いて第1の符号が生成され、当該出力データを含むデータブロックの符号化が終了される。

【0053】

本発明のカメラシステムは、生成した画像データを、所定のデータ数のデータブロックごとに圧縮符号化するカメラシステムであって、所望の画像を撮影し画像データを生成する撮影手段と、上記生成された画像データを、上記データブロックごとに所定の直交変換に基づいて変換する変換手段と、上記直交変換されたデータブロックごとの画像データを順次入力し、当該入力画像データを入力された順序に対応する所定の出力順序で出力するデータ列並べ替え手段と、上記データ列並べ替え手段の入力画像データから、所定のゼロデータと一致しない入力画像データで、かつ上記出力順序が最も後の入力画像データをブロック終了データ

として検出するブロック終了データ検出手段と、上記データ列並べ替え手段の出力画像データが上記ブロック終了データであるか否かを判定するブロック終了判定手段と、上記データ列並べ替え手段の出力画像データに応じた符号を順次生成し、当該出力画像データが上記ブロック終了判定手段において上記ブロック終了データであることが判定された場合、当該出力画像データに応じた符号の生成に続いて第1の符号を生成し、当該出力画像データを含むデータブロックの符号化を終了する符号化手段と、上記符号化手段において符号化された画像データに対して所定の処理を行う処理手段とを有する。

好適には、上記処理手段は、上記符号化された画像データに対して、記録、再生表示、伝送の少なくとも何れかの処理を行う。

【0054】

【発明の実施の形態】

＜第1の実施の形態＞

本発明に係る第1の実施の形態について、図1～図8を参照して説明する。

図1は、本発明に係る第1の実施の形態のデータ符号化装置を説明するための概略的な構成図である。図1に示すデータ符号化装置は、変換部10、書き込みアドレス生成部20、記憶部30、読み出しアドレス生成部40、符号化部50、EOP検出部60、およびEOP判定部70を有する。

なお、書き込みアドレス生成部20、記憶部30および読み出しアドレス生成部40を含むブロックは、本発明のデータ列並べ替え手段の一実施形態である。

符号化部50は、本発明の符号化手段の一実施形態である。

EOP検出部60は、本発明のブロック終了データ検出手段の一実施形態である。

EOP判定部70は、本発明のブロック終了判定手段の一実施形態である。

【0055】

まず、図1の各構成について説明する。

【変換部10】

変換部10は、所定のブロック単位で順次入力される入力データD_INに所定の直交変換を行なって変換データT_Kを生成し、イネーブル信号DCT_E

Nをアクティブ状態に設定してブロックの先頭データの出力を通知した後に、この生成した変換データT_Kを書き込みアドレス生成部20に順次出力する。

この変換部10は、例えば従来のJPEG符号化装置におけるDCT・量子化部に相当するブロックであり、この場合、8×8画素ブロックごとに入力される画像データD_INにDCTを実行し、この結果として得られる64個のDCT係数を各係数ごとに定められた量子化ステップによって量子化する。そして、イネーブル信号T_ENをアクティブ状態に変化させて8×8画素ブロックの先頭データの出力を通知した後に、64個の量子化DCT係数T_Kを順次書き込みアドレス生成部20に出力する。

【0056】

【書き込みアドレス生成部20】

書き込みアドレス生成部20は、変換部10のイネーブル信号T_ENの状態を監視しており、このアクティブ状態の検出に同期して書き込みイネーブル信号W_ENをアクティブ状態に変化させ、記憶部30を書き込み可能状態に設定する。

更に、変換部10から順次入力される変換データT_Kの入力順序に対応した書き込みアドレスW_ADDを順次生成し、この生成したアドレスに対して変換データT_Kを順次書き込む。例えばJPEG符号化の場合において、変換データT_Kの入力順序に応じてジグザグスキヤン順の書き込みアドレスW_ADDを順次生成する。

1ブロック分の変換データT_Kが記憶部30に書き込まれた後は、イネーブル信号W_ENを非アクティブ状態に戻し、再びイネーブル信号T_ENの監視状態に戻る。

【0057】

【記憶部30】

記憶部30は、書き込みアドレス生成部20からのイネーブル信号W_ENによって書き込み可能状態に設定された場合、変換部10において順次生成される変換データW_DATAを、書き込みアドレスW_ADDで指定される記憶領域に記憶する。

また読み出しアドレス生成部20からのイネーブル信号R_ENによって読み出し可能状態に設定された場合、読み出しアドレスR_ADDで指定される記憶領域から変換データR_DATAを読み出し、これを符号化部40に出力する。

【0058】

〔読み出しアドレス生成部40〕

読み出しアドレス生成部40は、符号化部50のイネーブル信号CODE_ENの状態を監視しており、このアクティブ状態の検出に同期して読み出しイネーブル信号R_ENをアクティブ状態に変化させ、記憶部30を読み出し可能状態に設定する。

更に、読み出しアドレスR_ADDを順次生成して記憶部30から変換データを読み出し、この読み出した変換データR_DATAを符号化部40に順次出力する。例えば、1ブロックの最初から最後まで順次増大または減少するアドレスを読み出しアドレスR_ADDとして生成する。

1ブロック分の変換データR_DATAを記憶部30から読み込んだ後は、イネーブル信号R_ENを非アクティブ状態に戻し、再びイネーブル信号CODE_ENの監視状態に戻る。

なお、1ブロックの変換データの読み込み途中にブロックの符号化終了を指示するEOB判定信号S_EOBが入力された場合には、イネーブル信号R_ENを非アクティブ状態に戻して変換データの読み込みを終了させる。

【0059】

〔EOB検出部60〕

EOB検出部60は、記憶部30に書き込まれる変換データから、特定の基準データと一致しない変換データで、かつ記憶部30から符号化部50に読み出される順序がブロックデータのうち最も後の変換データをブロック終了データとして検出する。この基準データは、例えばJPEG符号化においてゼロになる量子化DCT係数に相当する。

具体的には、ゼロデータと一致しない変換データW_DATAの書き込みアドレスW_ADDから、読み出しアドレス生成部40において最も後に読み出しアドレスR_ADDとして生成されるアドレスをブロック終了アドレスEOB_A

DDとして検出し、これをEOB判定部70に出力する。

また、読み出しアドレス生成部40において生成される読み出しアドレスR__ADDが1ブロックの最初から最後まで順次増大または減少するアドレスの場合には、ゼロデータと一致しない変換データ書き込みアドレスW__ADDのうち、最大または最小のアドレスをブロック終了アドレスとして検出する。

【0060】

このEOB検出部60について、図2および図3を参照しながら更に詳しく説明する。

図2は、図1に示したデータ符号化装置のEOB検出部60を説明するための概略的な構成図である。図2に示すEOB検出部60は、アドレス保持部601、ゼロデータ検出部602、アドレス比較部603、およびAND回路604を有する。

なお、アドレス保持部601はアドレス保持手段の一実施形態である。

ゼロデータ検出部602は、基準データ検出手段の一実施形態である。

アドレス比較部603は、アドレス比較手段の一実施形態である。

AND回路604は、アドレス保持要求手段の一実施形態である。

【0061】

アドレス保持部601は、ブロックデータの最初の変換データW__ADDが入力される時点において初期化されており、所定の初期アドレスを保持している。そして、AND回路604から出力されるイネーブル信号S604が論理値”1”の場合に、入力される書き込みアドレスW__ADDをブロック終了アドレスEOB__ADDとして保持し、これをEOB判定部70に出力する。

【0062】

ゼロデータ検出部602は、書き込みアドレス生成部20から記憶部30に出力される変換データW__DATAとゼロデータとを比較し、両者の不一致を検出した場合に論理値”1”の信号S602をAND回路604に出力する。

【0063】

アドレス比較部603は、書き込みアドレス生成部20において生成された書き込みアドレスW__ADDと、アドレス保持部601に保持されたアドレスとの

大小関係を比較し、比較結果に応じた信号S603をAND回路604に出力する。

【0064】

AND回路604は、ゼロデータ検出部602において変換データW_DATA Aとゼロデータとの不一致が検出された場合に、アドレス比較部603における比較結果に応じて、この変換データW_DATAの書き込みアドレスW_ADDをアドレス保持部601に保持させる論理値”1”のイネーブル信号S604を出力する。

【0065】

図3は、図2に示したEOB検出部60の動作を説明するためのフローチャートである。

ブロックデータの最初の書き込みアドレスW_ADDが入力される時点において、アドレス保持部601には所定の初期アドレスが保持されている。このアドレス保持部601に保持されるアドレスは、書き込みアドレスW_ADDが入力されるたびに図3に示すフローチャートに従って順次更新される。そして、ブロックデータの最後の書き込みアドレスW_ADDが入力された後にアドレス保持部601に保持された変換データが、ブロック終了アドレスとしてEOB判定部70におけるブロックの終了判定に使用される。

【0066】

まずステップST1において、変換データW_DATAがゼロデータであるか否かが判定される。ゼロデータでない場合にはステップST2において書き込みアドレスW_ADDとアドレス保持部601に保持されたアドレスEOB_ADDとが比較され、図3の例ではアドレスW_ADDがアドレスEOB_ADDに比べて大きい場合に、アドレスW_ADDがアドレスEOB_ADDと置き換えられてアドレス保持部601に保持される。変換データW_DATAがゼロデータの場合、またはアドレスW_ADDがアドレスEOB_ADDに比べて小さい場合には、アドレス保持部601に保持されたアドレスは更新されない。

【0067】

したがって、ブロックデータの最後の書き込みアドレスW_ADDが入力され

た後のアドレス保持部601には、ゼロデータでない変換データR__DATAの書き込みアドレスR__ADDの中で、最大の書き込みアドレスR__ADDが保持される。そしてこの場合、読み出しアドレス生成部40においては1ブロックの最初から最後まで順次増大する読み出しアドレスR__ADDが生成されるので、ブロック終了アドレスE__OB__ADDとしては、ゼロデータと一致しない変換データのアドレスのうち最も後に記憶部30から読み出される変換データのアドレスが検出される。

以上が図1のE__OB検出部60の説明である。

【0068】

【E__OB判定部70】

図1のE__OB判定部70は、読み出しアドレスR__ADDとブロック終了アドレスE__OB__ADDとが一致するか否かを検出する。そして、これらのアドレスの一致が検出された場合に、この読み出しアドレスR__ADDに対応する変換データR__DATAがブロック終了データであることを判定し、ブロックの符号化終了を指示するE__OB判定信号S__E__OBを読み出しアドレス生成部40および符号化部50に出力する。

【0069】

【符号化部50】

符号化部50は、記憶部30から順次読み出される変換データR__DATAに応じた符号を順次生成するとともに、ブロックの符号化終了を指示するE__OB判定信号S__E__OBがE__OB判定部70から入力された場合、この変換データR__DATAに対応する符号を生成し、これに続けてブロックの終了を示す符号E__OBを生成して、ブロックの符号化を終了する。

【0070】

また、例えばJPEG符号化におけるDCT係数のハフマン符号化が符号化部50において処理される場合には、順次読み出される変換データR__DATAのデータ列において連続したゼロデータの数を計数し、この連続したゼロデータの計数値と、連続したゼロデータに続いて出力されるゼロデータでないデータの値とに応じたハフマン符号を生成する。さらに、このゼロデータの計数値が値”1

6"に達した場合には符号ZRLを直ちに生成する。

【0071】

この符号化部50について、図4および図5を参照しながら更に詳しく説明する。

図4は、図1に示したデータ符号化装置の符号化部50を説明するための概略的な構成図である。図4に示す符号化部50は、ゼロデータ・カウンタ501、符号テーブルアドレス生成部502、符号テーブル部503、および制御部504を有する。

【0072】

ゼロデータ・カウンタ501は、記憶部30から読み出された変換データR_DATAのデータ列において、ゼロデータが連続する個数を計数するカウンタである。1ブロックの符号化が開始される時点においてこの計数値をゼロに初期化し、変換データR_DATAにゼロデータが入力されるたびに計数値を1ずつインクリメントする。そして、変換データR_DATAに非ゼロデータが入力された場合、この非ゼロデータDATAと計数値Z_CNTとを符号テーブルアドレス生成部502に出力する。その後、計数値をゼロに初期化して、再びゼロデータの計数を行う。また、計数値が値"16"に達した場合にも、計数値をゼロに初期化して、再びゼロデータの計数を行う。

【0073】

符号テーブルアドレス生成部502は、ゼロデータ・カウンタ501から出力される非ゼロデータDATAと計数値Z_CNTとの組み合わせに応じた符号テーブル503のアドレスTBL_ADDを生成し、これを符号テーブル部503に出力する。

ただし、計数値Z_CNTが値"16"に達した場合は、符号ZRLに応じたアドレスTBL_ADDを生成する。

また、ブロックの符号化終了を指示する信号S_EOBが入力された場合には、符号EOBに対応するハフマン符号テーブル503のアドレスTBL_ADDを生成する。

【0074】

符号テーブル部503は、テーブルアドレスTBL_ADDに対応する符号を所定のデータテーブルから抽出して出力する。例えばJPEG符号化におけるDCT係数のハフマン符号化が符号化部50において処理される場合には、テーブルアドレスTBL_ADDに対応するハフマン符号を所定のデータテーブルから抽出して出力する。

【0075】

制御部504は、起動信号STAを受けてイネーブル信号CODE_ENをアクティブ状態に設定し、記憶部30からの変換データの読み込みを開始させる。

また、1ブロック分の変換データの読み込みが終了した場合、およびブロックの符号化終了を指示する信号S_EOBが入力された場合にはイネーブル信号CODE_ENを非アクティブ状態に戻し、ハフマン符号化を終了させる。

【0076】

図5は、図4に示した符号化部50の動作を説明するためのタイミング図である。なお、図5においては、符号化部50においてJPEG符号化が行われる場合のタイミング例を示している。

時刻T11：

クロック信号（図5a）に同期して読み出しイネーブル信号R_EN（図5b）がアクティブ状態に変化し、符号化部50に変換データR_DATA（図5c）が入力される。

この最初に入力される変換データR_DATAは、例えばJPEG符号化においてはDC成分であり、以降に入力されるAC成分とは処理が異なる。DC成分に対しては、前回入力された8×8画素ブロックのDC成分との差分値に基づいてDC成分用のハフマン符号テーブルのアドレスTBL_ADDが生成され、これに応じたハフマン符号CODEがハフマン符号テーブル503から出力される。

【0077】

時刻T12：

変換データR_DATAとして非ゼロデータ（値”2”）が入力される。この値”2”と、値”2”の前に連続して入力されたゼロデータの計数値Z_CNT（

図5d) の値"1"との組み合わせに応じたアドレスTBL_ADD(図5f)が符号テーブルアドレス生成部502において生成され、これに応じたハフマン符号CODEが符号テーブル部503から出力される。

【0078】

時刻T13:

変換データR_DATAとして非ゼロのデータ(値"1")が入力される。この値"1"と、値"1"の前に連続して入力されたゼロデータの計数値Z_C Tの値"0"との組み合わせに応じたアドレスTBL_ADDが生成され、これに応じたハフマン符号CODEが符号テーブル部503から出力される。

【0079】

時刻T14:

連続して入力されたゼロデータの計数値Z_C Tが値"16"に達し、これに応じて符号ZRLが生成される。

従来のJPEG符号化装置ではこの段階において符号ZRLと符号EOBの何れの符号を生成すべきか判断できなかったが、本発明においてはEOB判定部70から出力される信号S_EOBに基づいて符号EOBを生成させるタイミングが判断できるので、信号S_EOB(図5e)によって符号化の終了が指示されてしまう、かつゼロデータの計数値Z_C Tが値"16"に達する場合には、符号ZRLの生成を直ちに判断できる。これにより、変換データR_DATAの読み出しを停止させることなく、符号ZRLを生成できる。

【0080】

時刻T15:

変換データR_DATAとして非ゼロのデータ(値"1")が入力される。この値"1"と、値"1"の前に連続して入力されたゼロデータの計数値Z_C Tの値"0"との組み合わせに応じたアドレスTBL_ADDが生成され、これに応じたハフマン符号CODEが符号テーブル部503から出力される。

またこの時、ブロックの符号化終了を指示する信号S_EOBが入力されるため、符号EOBに対応するアドレスTBL_ADDが生成される。そして、次のクロックサイクルである時刻T16において、符号EOBが符号テーブル部50

3から出力される。

さらに、イネーブル信号CODE_ENが非アクティブ状態に戻されるため、これに応じて読み出しアドレス生成部40のイネーブル信号R_ENが非アクティブ状態に戻され、記憶部30からの変換データの読み出しが終了される。

このように、符号EOBがブロック最終データの前で生成される場合には、ブロックデータを最終データまで読み込まずに符号化処理を終了できるので、符号化処理を高速化できる。

以上が図1の符号化部50の説明である。

【0081】

次に、上述した構成を有する図1に示したデータ符号化装置の動作について図6～図8を参照しながら説明する。

【0082】

図6は、変換部10において生成される8×8画素ブロックの変換データと、この変換データがジグザグに並べ替えられたデータの例を示す図である。

また図7は、この図6(a)の例に示す変換データT_Kがデータ符号化装置に入力される場合における記憶部30への変換データの書き込み動作を説明するためのタイミング図である。

【0083】

時刻T17：

クロック信号(図7a)に同期して変換データT_K(図7b)が書き込みアドレス生成部20にラッチされた変換データW_DATAと、これに対応する書き込みアドレスW_ADDとが記憶部30に入力される。書き込みイネーブル信号W_EN(図7c)がアクティブ状態に設定されているため、この変換データW_DATA(値"2")は記憶部30の書き込みアドレスW_ADD(値"05")に記憶される。また、変換データW_DATAがEOB検出部60のアドレス保持部601に保持されている初期アドレス値"00"よりも大きいため、アドレス保持部601にはこの書き込みアドレス(値"05")が保持される。したがって、EOB検出部60から出力されるブロック終了アドレスEOB_ADDは、次のクロック

サイクルにおいて値”05”となる。

【0084】

時刻T18：

変換データW_DATAが非ゼロデータ（値”1”）であり、かつ書き込みアドレスW_ADD（値”43”）がEOB検出部60のアドレス保持部601に保持されているアドレス値”05”よりも大きいため、アドレス保持部601にはこの書き込みアドレス（値”43”）が保持される。したがって、EOB検出部60から出力されるブロック終了アドレスEOB_ADDは、次のクロックサイクルにおいて値”43”となる。

【0085】

時刻T19：

変換データW_DATAが非ゼロデータ（値”2”）であるが、書き込みアドレスW_ADD（値”11”）がEOB検出部60のアドレス保持部601に保持されているアドレス値”43”よりも小さいため、アドレス保持部601にこの書き込みアドレス（値”11”）は保持されない。したがって、EOB検出部60から出力されるブロック終了アドレスEOB_ADDは値”43”的ままで持される。

【0086】

図8は、図6（b）の例に示す変換データR_DATAがデータ符号化装置に入力される場合における、記憶部30からの変換データの読み出し動作を説明するためのタイミング図である。

【0087】

時刻T20において、ブロック終了アドレスEOB_ADDとしてEOB検出部60に保持されたアドレス値”43”と等しいアドレス値が、読み出しアドレスR_ADDとして記憶部30に入力される。これにより、ブロックの符号化終了を指示する信号S_EOBがEOB判定部70から読み出しアドレス生成部40へ出力され、次のクロックサイクル（時刻T21）において読み出しイネーブル信号R_ENが非アクティブ状態に戻される。また、読み出しアドレスR_ADDの値は初期値”00”にリセットされる。さらに、符号化部50において符

号EOBが生成され、ブロックデータの符号化が終了される。

【0088】

以上説明したように、図1に示すデータ符号化装置によれば、書き込みアドレス生成部20、記憶部30および読み出しアドレス生成部を含むブロックが、変換部10から順次入力されるブロック単位（JPEG符号化においては8×8画素ブロック）の変換データの列を入力順序に対応する所定の出力順序に並べ替えて符号化部50に出力するブロック（データ列並べ替え部）として機能している。

EOB検出部60において、このデータ列並べ替え部に入力される変換データから、所定のゼロデータと一致しない変換データで、かつ符号化部50への出力順序が最も後の変換データがブロック終了データとして検出されて保持され、そのアドレスEOB_ADDがEOB判定部70に出力される。

EOB判定部70においては、データ列並べ替え部において並べ替えられて出力される変換データがブロック終了データであるか否かが判定される。

符号化部50においては、データ列並べ替え部から出力される変換データに応じた符号が順次生成される。そして、この出力の変換データがEOB判定部70においてブロック終了データであることが判定された場合、この変換データに応じた符号が生成され、続いて符号EOBが生成されて、この変換データを含むデータブロックの符号化が終了される。

【0089】

また、図1に示すデータ符号化装置におけるデータの符号化方法によれば、まず、書き込みアドレス生成部20において、変換部10から順次入力される変換データT_Kの入力順序に応じた所定の書き込みアドレスW_ADDが各変換データに対応して生成される。この入力された変換データW_DATAは、記憶部30の対応する書き込みアドレスW_ADDに記憶される。また、非ゼロデータである変換データの書き込みアドレスのうち、記憶部30からの読み出し順序において最も後に読み出されるアドレスがブロック終了アドレスとしてEOB検出部60に検出される。

次いで、読み出しアドレス生成部40において読み出しアドレスR_ADDが

順次生成されると、記憶部30の当該読み出しアドレスから変換データR_DA
DAが読み出されて、符号化部50に出力される。読み出しアドレスR_ADD
とEOB検出部60に検出されたブロック終了アドレスとが一致しない場合、変
換データR_DATAに応じた符号が符号化部50において順次生成され、読み
出しアドレスR_ADDとブロック終了アドレスとが一致する場合には、このア
ドレスの変換データに対応する符号が生成された後、符号EOBが生成されて、
データブロックの符号化が終了される。

【0090】

したがって、データブロックの終了を示す符号EOBが生成される場合において、符号化の前にあらかじめ符号化の終了位置が検出されるので、データブロックの最終データの前に符号化の終了位置がある場合には、この符号化終了位置までデータを符号化した後に、符号EOBを生成して直ちに符号化を終了できる。これにより、データブロックの最終データまでデータを読み込まなければ符号EOBを生成することができない従来の方式に比べて、符号化処理を高速化できる

【0091】

また、例えばDCT係数のAC成分のJPEG符号化の場合、符号化部50において、データ列並べ替え部から連続して出力されるゼロデータの数が計数され、連続したゼロデータの計数値と当該連続したゼロデータに続いて出力されるゼロデータでないデータの値とに応じたハフマン符号が生成され、この計数値が値”16”に達した場合、符号ZRLが生成された後、当該計数値から値”16”が減算される。したがって、従来のJPEG符号化のように、非ゼロのDCT係数が検出されるまで符号ZRLの生成を待つ必要がなく、計数値から値”16”に達した時点で直ちに符号ZRLを生成することができ、さらに符号ZRLを生成する場合において従来方式のようにデータの入力を停止させなくても済むため、符号化処理をさらに高速化できる。また、データの入力を停止させる処理ブロックが不要になるため、回路規模を小さくすることができる。

【0092】

＜第2の実施の形態＞

次に、本発明に係る第2の実施の形態について、図9を参照して説明する。

本実施の形態においては、例えば電子スチルカメラのような、静止画像を撮影して圧縮符号化し記録するカメラシステムを例示して本発明を説明する。

【0093】

図9は、本発明に係る第2の実施の形態のカメラシステム100を説明するための概略的な構成図である。カメラシステム100は、光学系101、CCD102、A/D変換部103、画像圧縮部104、SDRAM114およびCPU115を有する。

また、画像圧縮部104は、CCD信号処理部105、バス106、バッファ107、SDRAMインターフェイス(SDRAMI/F)108、JPEG処理部109、クロック生成部110、システムコントローラ111、CPUインターフェイス(CPUI/F)112およびメモリコントローラ113を有する。

【0094】

光学系101は、使用者の操作により所望の画像を撮像し、その光信号をCCD102の撮像面上に結像させる。

CCD102は、光学系101により結像された撮像面上の光信号を電気信号に変換し、アナログ画像信号としてA/D変換部103に出力する。

A/D変換部103は、CCD102より入力されたアナログ画像信号を所定の階調のデジタル信号に変換し、画像圧縮部104のCCD信号処理部105に出力する。

【0095】

画像圧縮部104のCCD信号処理部105は、システムコントローラ111の制御に基づいて、入力されるデジタル画像信号をR(赤)、G(緑)、B(青)の各色信号に分離し、各色信号に対して色再現性のためガンマ補正を行い、さらに輝度信号と色差信号を生成する。生成された輝度信号と色差信号からなる画像信号は、バス106を介してバッファ107に出力される。

【0096】

バッファ107は、CCD信号処理部105よりバス106を介して入力され

る画像信号を順次記憶し、一定量蓄えられたら、メモリコントローラ113の制御に基づいて、SDRAMI/F108に出力する。また、SDRAMI/F108から入力される、SDRAM114より読み出された画像データを一時的に記憶し、バス106を介してJPEG処理部109に出力する。

SDRAMI/F108は、画像圧縮部104の外部メモリであって、メモリコントローラ113の制御に基づいて、バッファ107より入力される所定の単位ごとの画像データをSDRAM114に記憶する。また、SDRAM114に記憶されている画像データを、8×8画素のブロック単位で読み出し、バッファ107に出力する。

【0097】

JPEG処理部109は、システムコントローラ111の制御に基づいて、SDRAM114より読み出されバッファ107を介して入力される画像信号をJPEG符号化し、符号化ビットストリームを生成し、バス106およびCPUI/F112を介してCPU115に出力する。

なお、このJPEG処理部109は、上述した図1に示すデータ符号化装置と同様な構成を有しており、上述と同様の動作で符号化処理を実行する。

【0098】

クロック生成部110は、システムコントローラ111の制御に基づいて、画像圧縮部104内の各部で使用するクロックを生成し、その各構成部に提供する。

バス106は、画像圧縮部104内のデータバスを模式的に示したものである。このバス106を介して、CCD信号処理部105からバッファ107へおよびバッファ107からJPEG処理部109への画像データの転送、および、JPEG処理部109からCPUI/F112への符号化ビットストリームの転送などが行なわれる。

【0099】

システムコントローラ111は、CPU115の制御に基づいて動作し、画像圧縮部104の動作、すなわち、入力される画像データのSDRAM114への記憶、SDRAM114に記憶された画像データのJPEG処理部109への転

送、JPEG処理部109におけるJPEG符号化、および、符号化された画像データのCPU115への出力などの動作が適切に実行されるように、画像圧縮部104の各構成部を制御する。

CPU1/F112は、CPU115とのインターフェイスであり、CPU115からの制御信号、画像信号の入力、CPU115への制御信号、符号化データの出力などを行なう。

メモリコントローラ113は、システムコントローラ111の制御に基づいて、バッファ107およびSDRAM1/F108を制御し、画像データのSDRAM114への記憶およびSDRAM114に記憶された画像データの読み出しなどを制御する。

【0100】

SDRAM114は、撮影された輝度信号および色差信号からなる画像データを一時的に記憶するメモリである。光学系101～A/D変換部103で撮影された画像データは、一旦SDRAM114に記憶された後、JPEG処理部109に順次供給され、符号化され、CPU115に出力され、記憶、表示、伝送などに用いられる。

CPU115は、光学系101～画像圧縮部104およびSDRAM114による所望の画像の撮像、画像処理、画像データの記憶・再生、JPEG符号化、JPEG符号化データの記憶、表示、伝送などの各処理が適切に行なわれ、カメラシステム100が全体として所望の動作をするように、カメラシステム100の各構成部を制御する。

【0101】

このような構成のカメラシステム100においては、まず、使用者の操作により光学系101に所望の画像が撮像されると、CCD102において光信号が電気信号に変換されて画像信号が生成される。その画像信号は、A/D変換部103でアナログ信号からデジタル信号に変換され、さらに画像圧縮部104のCCD信号処理部105において各色信号に分解され、ガンマ補正が施された後、輝度信号と色差信号からなる画像信号に変換される。

この画像信号は、バッファ107、SDRAM1/F108を介して一旦SD

RAM114に記憶された後、8×8画素のブロックごとに順次読み出されてJPEG処理部109に入力される。

JPEG処理部109においては、順次入力されるブロックごとの画像データがJPEG符号化され、所定のフォーマットのJPEG符号化データストリームが生成され、CPU112を介してCPU115に出力され、記憶、表示、伝送などの処理が行なわれる。

【0102】

上述した第2の実施の形態においては、図1に示すデータ符号化装置がJPEG処理部109に適用されていることにより、生成された画像データを従来方式に比べてより高速にJPEG符号化することができ、回路規模を小さくすることができます。

【0103】

なお、本発明はこれらの実施の形態に限られるものではなく、種々の改変が可能である。

たとえば、図1、図2および図4に示したデータ符号化装置、図9に示したカメラシステムの構成などは、各々これに限られるものではなく、任意の構成でよい。

また、本発明は、JPEG符号化以外の任意の符号化方式（例えばMPEGなど）に対しても適用可能であり、JPEG符号化に限定されるものではない。

【0104】

【発明の効果】

本発明によれば、データブロックの符号化終了を示す所定の符号が生成されるデータ符号化装置およびデータ符号化方法において、従来の方式に比べて符号化処理を高速化でき、回路規模を小さくできる。

また、生成された画像データを圧縮符号化するカメラシステムにおいて、従来の方式に比べて符号化処理を高速化でき、回路規模を小さくできる。

【図面の簡単な説明】

【図1】

本発明に係る第1の実施の形態のデータ符号化装置を説明するための概略的な

構成図である。

【図2】

図1に示したデータ符号化装置のEOP検出部を説明するための概略的な構成図である。

【図3】

図2に示すEOP検出部の動作を説明するためのフローチャートである。

【図4】

図1に示したデータ符号化装置の符号化部を説明するための概略的な構成図である。

【図5】

図4に示す符号化部の動作を説明するためのタイミング図である。

【図6】

変換部10において生成される8×8画素ブロックの変換データと、この変換データがジグザグに並べ替えられたデータの例を示す図である。

【図7】

図6に示す変換データがデータ符号化装置に入力される場合における、記憶部への変換データの書き込み動作を説明するためのタイミング図である。

【図8】

図6に示す変換データがデータ符号化装置に入力される場合における、記憶部からの変換データの読み出し動作を説明するためのタイミング図である。

【図9】

本発明に係る第2の実施の形態のカメラシステムを説明するための概略的な構成図である。

【図10】

従来のJPEG符号化装置を説明するための概略的な構成図である。

【図11】

図10に示すJPEG符号化装置のDCTバッファ制御部を説明するための概略的な構成図である。

【図12】

DCT・量子化部において生成されるDCT係数の生成順序と、ジグザグスキャンの順番に従ってDCTバッファに書き込まれたDCT係数の読み出し順序を示す図である。

【図13】

図10に示すJPEG符号化装置のハフマン符号化部を説明するための概略的な構成図である。

【図14】

図10に示すJPEG符号化装置におけるDCT係数のジグザグスキャン順への並べ替え動作を説明するためのタイミング図である。

【図15】

ハフマン符号化部に入力される8×8画素ブロックのDCT係数の例を示す図である。

【図16】


ハフマン符号化部の動作を説明するためのタイミング図である。

【符号の説明】


1…DCT・量子化部、2…DCTバッファ制御部、3…DCTバッファ、4…ハフマン符号化部、10…変換部、20…書き込みアドレス生成部、21…ラッチ回路、22…ジグザグアドレス生成部、23…リードアドレス生成部、30…記憶部、40…読み出しアドレス生成部、41…ゼロデータ・カウンタ、42…ハフマン符号テーブルアドレス生成部、43…ハフマン符号テーブル、44…ZRL判定部、45…データコントロール部、50…符号化部、60…EOB検出部、70…EOB判定部、100…カメラシステム、101…光学系、102…CCD、103…A/D変換部、104…画像圧縮部、105…CCD信号処理部、106…バス、107…バッファ、108…SDRAM I/F、109…JPEG処理部、110…クロック生成部、111…システムコントローラ、112…CPU I/F、113…メモリコントローラ、114…SDRAM、115…CPU、501…ゼロデータ・カウンタ、502…符号テーブルアドレス生成部、503…符号テーブル部、504…制御部、601…アドレス保持部、602…ゼロデータ検出部、603…アドレス比較部、604…AND回路

【書類名】 図面


【図1】




【図2】




【図3】



【図4】



【図5】




【図6】


(b) R DATA

(a) T_K


【図7】




【図8】




[図9]




【図10】



【図11】

2


【図12】




(a)

(b)

【図13】




【図14】



【図15】

0	0	2	1	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

【図16】



【書類名】 要約書

【要約】

【課題】 従来に比べて処理が高速化されたデータ符号化装置およびその方法ならびにカメラシステムを提供する。

【解決手段】 まず、データ T_K の入力順序に応じた所定の書き込みアドレス W_ADD が各データに対応して生成され、記憶部 30 の対応するアドレスに記憶される。また、非ゼロのデータ T_K の書き込みアドレスのうち、記憶部 30 からの読み出し順序が最も後のアドレスが EOB 検出部 60 に検出される。次いで、読み出しアドレス R_ADD が順次生成され、記憶部 30 の当該アドレスからデータが読み出されて符号化部 50 に出力される。読み出しアドレス R_ADD と EOB 検出部 60 の検出アドレスとが一致しない場合、データ R_DATA が符号化部 50 において順次符号化され、一致する場合は、このアドレスのデータが符号化された後、符号 EOB が生成されて、符号化が終了される。

【選択図】 図 1

出願人履歴情報

識別番号 [000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.